跳转至

香山开源处理器设计文档

历史信息寄存器

中文
English

正在初始化搜索引擎

XiangShan-Design-Doc

香山开源处理器设计文档

XiangShan-Design-Doc

首页
前端
前端
- 分支预测单元
  分支预测单元
- 取指目标队列
  取指目标队列
- 取指令单元
  取指令单元
  - 预译码器
- 指令缓存
  指令缓存
  - PrefetchPipe
  - MainPipe
  - WayLookup
  - Array
  - MissUnit
  - Replacer
  - CtrlUnit
- PC类
  PC类
后端
后端
- 控制模块 CtrlBlock
  控制模块 CtrlBlock
- 数据通路 DataPath
  数据通路 DataPath
- 调度与发射
  调度与发射
- 执行
  执行
  - ExuBlock
  - ExuUnit
- 功能单元 FunctionUnit
  功能单元 FunctionUnit
- 向量浮点功能单元 VFPU
- 控制状态寄存器 CSR
- 硬件性能计数单元 HPM
- 调试模块 Debug Module
访存
访存
缓存子系统
缓存子系统
- 二级缓存
  二级缓存
  - 二级缓存 CoupledL2
  - A 通道请求缓冲 RequestBuffer
  - 请求仲裁器与主流水线
  - 目录 Directory
  - 数据 SRAM DataStorage
  - MSHR
  - 上游 TileLink 总线通道
    上游 TileLink 总线通道
    
    SinkA
    
    SinkC
    
    GrantBuffer
  - 下游 CHI 总线通道
    下游 CHI 总线通道
    
    TXREQ
    
    RXRSP
    
    RXDAT
    
    RXSNP
    
    TXDAT
    
    TXRSP
    
    P‑Credit 管理机制
    
    链路层控制器 LinkMonitor
  - MMIO 转接桥 MMIOBridge
  - 错误处理

目录

路径历史寄存器 (PHR)
通用历史寄存器 (CommonHR)

历史信息寄存器

路径历史寄存器 (PHR)

通用历史寄存器 (CommonHR)

Return Address Stack (ras)

饱和计数器

XiangShan Documents are licensed under CC BY 4.0.

Copyright © 2024 - 2025 The XiangShan Team, Beijing Institute of Open Source Chip

Made with Material for MkDocs